虽然7纳米芯片的生产尚未全面启动，5纳米工艺的开发也刚刚完成，但三星已经发布了其3纳米工艺的第一份技术文件！如果这一宣布是与其竞争对手台积电的数字战和沟通战的一部分，那么 3 纳米工艺就很有趣，因为它标志着为智能手机和计算机提供动力的处理器小型化又迈出了一步。
结构性变化
如果从雕刻精细度到 7 nm 的转变意味着波长的变化——光刻现在是通过极紫外辐射 (EUVL) 进行的——那么电路设计的某些元素迄今为止一直基于老一代的砖 (FinFET)。
目前，三星在加利福尼亚州圣克拉拉举行的三星代工论坛上向合作伙伴展示的 3nm 工艺正在迈向新的高度。事实上，这位韩国创始人提出了一种新的晶体管栅极设计结构，使得能够充分利用 EUVL 雕刻的潜力。
十年来，处理器晶体管提供了一种称为 FinFET 的结构（鳍式场效应晶体管鳍式场效应晶体管），这种设计对减小电路尺寸产生了重大影响，但如今已显示出其局限性。
三星的公告围绕纳米片形式的新“门”设计展开，该设计允许通道垂直堆叠，而不是水平堆叠。这个过程基于一个野蛮的名字——环栅– 可以通过多种方式拒绝，在三星版本中被称为多桥通道 FET 或 MBCFET（另一个野蛮的名称）。
简而言之，三星的制造技术不仅可以通过 3 nm 工艺提高密度，而且与 FinFET 相比，MBCFET 工艺还为定制芯片提供了更大的灵活性。
当 FinFET 提供的设置选择有限时，MBCFET 工艺允许通道宽度线性变化。优点是能够根据客户需求生产微芯片：高性能芯片的渠道更宽，低功耗芯片的渠道更窄。
如果三星和可以使用其服务的公司（高通、Nvidia 等）合作推出 3nm 生产，那么第一批芯片最多会在 2021 年问世。
目前，三星只提供了其产品设计套件的第一个版本——仅0.1版本！ –与其说它是经过验证的生产指南，不如说它是最先进的技术和研究成果。
我们必须等待三星在 12 至 18 个月内推出 5nm 生产，才能根据产量来知道这位韩国创始人是否确实能够满足宣布的 3nm 时间表。但这一宣布让三星重新获得了对台积电的心理领先地位，展示了其专有技术……并在与陷入 10-11 纳米制程的英特尔的竞争中取得了胜利。
来源 ： 安南德科技
