เป็นผู้นำระดับโลกด้านการแกะสลักอย่างประณีตและเป็นแชมป์ในด้านผลผลิตสูง มีรายงานว่า TSMC กำลังเตรียมการอย่างเต็มที่สำหรับการก่อสร้างโรงงานที่ล้ำสมัยแห่งใหม่ ตั้งอยู่ในไต้หวัน จะเป็นแห่งแรกในโลกที่แกะสลักชิปขนาด 1 นาโนเมตรจำนวนมาก สำหรับสมาร์ทโฟนที่ใช้งานได้นานทั้งสัปดาห์?
เล็กลงกว่าเดิม: ผู้ผลิตชิป TSMC ซึ่งจะต้องส่งมอบชิปขนาด 3 นาโนเมตร (N3) ตัวแรกให้กับลูกค้าภายในสิ้นปีนี้ จะเปิดตัวการก่อสร้างชิปแกะสลักจากโรงงานอันล้ำสมัยแห่งอนาคตใน... 1 นาโนเมตรในเร็วๆ นี้ . ห่างไกลจากข่าวลือบ้าๆบอๆข้อมูลนี้มาจาก Commercial Times ของธุรกิจไต้หวันรายวัน (ลิงก์ในภาษาจีนตัวเต็ม)- สิ่งพิมพ์ที่เชื่อว่ารู้ว่าโรงงานจะตั้งอยู่ที่ใด: ในสวนอุตสาหกรรมของเขตหลงตัน ซึ่งบริษัทมีการดำเนินงานอยู่แล้ว 2 แห่ง แห่งหนึ่งสำหรับบรรจุภัณฑ์ (การประกอบชิ้นส่วนของชิป) และอีกแห่งสำหรับการผลิตการทดสอบ
TSMC ของไต้หวันดูเหมือนจะผ่านพ้นไม่ได้ ตัดสินด้วยตัวคุณเอง: มันไม่ได้สละมงกุฎแห่งแชมป์ในการลดขนาดของวงจรรวมนับตั้งแต่เปลี่ยนไปเป็น 7 นาโนเมตร เวอร์ชันปรับปรุงของ 3 นาโนเมตร (N3E) จะมาถึงในช่วงปลายปี 2023 และ 2 นาโนเมตรของมันก็พร้อมสำหรับการผลิตจำนวนมากในปี 2025 ในบริบทนี้ การฉายภาพของการแกะสลักอย่างประณีตที่ 1 นาโนเมตรนั้นน่าประทับใจ แม้ว่าจะดูเกือบจะสมเหตุสมผลก็ตาม TSMC สื่อสารแผนงานมาโดยตลอดมาไม่มากก็น้อยห้าปี การมาถึงของ 1 นาโนเมตรในปี 2570 จึงดูเหมือนเป็นจริงสำหรับผู้ก่อตั้งแล้ว
อ่านเพิ่มเติม: เงินแสนล้านดอลลาร์จะเพียงพอที่จะผลักดันขีดจำกัดของการย่อขนาดของชิปหรือไม่?(ตุลาคม 2565)
ซึ่งยังคงประสิทธิภาพที่น่าจะสร้างประโยชน์ให้กับผลิตภัณฑ์แห่งอนาคตอย่างมาก แท้จริงแล้ว การเปลี่ยนจาก 3 นาโนเมตรเป็น 2 นาโนเมตรหมายถึงขนาดวงจรลดลง 30% แต่การเปลี่ยนจาก 2 นาโนเมตรเป็น 1 นาโนเมตรเป็นการเพิ่มขึ้น 50%! เมื่อเรารู้ว่า 2 นาโนเมตรรับประกันประสิทธิภาพที่เพิ่มขึ้น 10% ถึง 15% โดยทั้งหมดนี้ใช้พลังงานน้อยลง 25% ถึง 30% เราก็สามารถจินตนาการถึงลำดับความสำคัญที่ใหญ่กว่าสำหรับ 1 นาโนเมตรได้
ความวิจิตรของการแกะสลักซึ่งอันที่จริงดึงดูดน้อยลงด้วยประสิทธิภาพที่เพิ่มขึ้นอย่างแท้จริง ใครจะบ่นเกี่ยวกับสมาร์ทโฟนหรือแล็ปท็อปพีซีระดับไฮเอนด์ได้ – มากกว่าโดยการใช้ไฟฟ้า หาก TSMC สามารถบรรลุประสิทธิภาพสูงได้อย่างรวดเร็ว ชิปในปี 2030 ก็อาจเป็นสมบัติแห่งความมีสติด้านพลังงาน ซึ่งในที่สุดจะพบได้ในเทอร์มินัลมือถือส่วนใหญ่ ปล่อยให้เราจินตนาการถึงเหตุการณ์ความอดทนหนึ่งสัปดาห์ใครจะรู้?
อ่านเพิ่มเติม: IBM และ Samsung ได้พัฒนาทรานซิสเตอร์แห่งอนาคต(ธันวาคม 2564)
หากความประณีตของการแกะสลักเป็นหนึ่งในแกนหลักในการปรับปรุงประสิทธิภาพของชิปในช่วงไม่กี่ทศวรรษที่ผ่านมา อุตสาหกรรมก็รู้ดีว่าอาจมีกำแพงเทคโนโลยีที่จะลงไปลึกเกิน 1 นาโนเมตร สิ่งที่เห็นได้ชัดเจนในการประกาศ: แม้ว่า 1nm จะเป็นหัวข้อของบทความในคอลัมน์ของเรา แต่เราไม่เคยได้ยินเกี่ยวกับการทดลองที่ประสบความสำเร็จเกินกว่านั้นมาก่อน โชคดีที่ยังมีช่องทางอื่นๆ เช่น VFET ที่จะปรับปรุงประสิทธิภาพด้วยความละเอียดคงที่
แต่ระหว่างรอชนกำแพง TSMC ก็เดินหน้าต่อไป นำหน้า Samsung และ Intel มาก
🔴 เพื่อไม่พลาดข่าวสาร 01net ติดตามเราได้ที่Google ข่าวสารetวอทส์แอพพ์-
แหล่งที่มา : ข่าวไต้หวัน, ไทม์สเชิงพาณิชย์
