三星对其半导体生产部门的未来抱有远大的抱负。根据其五年计划，这家韩国巨头的目标是到 2027 年将该领域的营业额增加两倍。凭借“致命武器”，三星的目标是在那一年生产尺寸仅为 1.4 纳米的晶体管。
目前，三星和台积电是唯一一家在工业基础上使用极紫外雕刻的“代工厂”。但是财阀无论是在市场份额（台积电生产 90% 到 95% 的 7 纳米以下芯片！）还是在工艺控制方面，该集团都远远落后于台积电。正是台积电的技术进步推动高通从三星（生产 Snapdragon 8 Gen 1）转向台湾生产“Plus”版本。这也是促使 Nvidia 更喜欢台积电 (TSMC) 的 GeForce RTX 4000 采用 4 纳米工艺（RTX 3000是三星刻在8nm的）。
被台积电超越后，三星不打算继续保持这种状态。根据布隆伯格相比之下，韩国人在 3 纳米技术上投入的资源是之前“节点”（其他级别的雕刻精度，例如 8 纳米、4 纳米等）的三倍。如果说三星是Coué方法之王，而台积电却非常沉默，那么韩国人似乎对自己的下一代雕刻技术充满信心。
它比台积电目前使用的有优势。 3 nm 将是世界上第一代不采用十年来一直沿用的 FinFET 结构的晶体管，转而采用“全能栅极”或 GAAFET 技术。三星没有其排他性：台积电等英特尔应该在 2024 年至 2025 年间从 2 nm 开始部署这项技术（该技术在英特尔称为 RibbonFET/nanoribbon，在三星称为 MBCFET）。
三星正在规划一个与竞争对手一样积极缩小组件尺寸的路线图：计划在 2024 年采用 3 nm，而 2 nm 将是对先前工艺的改进，将从 2025 年开始实现工业化。 2027 年达到 1.4 纳米。
就像英特尔将自己定位于“西方半导体冠军»，三星也打出了生产基地多元化的牌泰勒目前正在建设的工厂，靠近奥斯汀（德克萨斯州）。价值170亿美元的大型工业用地！
经过数百纳米、数十纳米、几纳米的争夺，晶体管尺寸缩小的未来将在 2024 年开始缩小到十亿分之一米。撞墙之前？
来源 ： 布隆伯格
