雖然7奈米晶片的生產尚未全面啟動，5奈米製程的開發也剛剛完成，但三星已經發布了其3奈米製程的第一份技術文件！如果這項宣布是與其競爭對手台積電的數位戰和溝通戰的一部分，那麼 3 奈米製程就很有趣，因為它標誌著為智慧型手機和電腦提供動力的處理器小型化又邁出了一步。
結構性變化
如果從雕刻精細度到7 nm 的轉變意味著波長的變化——光刻現在是透過極紫外輻射(EUVL) 進行的——那麼電路設計的某些元素迄今為止一直基於老一代的磚(FinFET) 。
目前，三星在加州聖克拉拉舉行的三星代工論壇上向合作夥伴展示的 3nm 工藝正在邁向新的高度。事實上，這位韓國創始人提出了一種新的電晶體閘極設計結構，使得能夠充分利用 EUVL 雕刻的潛力。
十年來，處理器電晶體提供了一種稱為 FinFET 的結構（鰭式場效電晶體鰭式場效電晶體），這種設計對減小電路尺寸產生了重大影響，但如今已顯示出其局限性。
三星的公告圍繞著奈米片形式的新「門」設計展開，該設計允許通道垂直堆疊，而不是水平堆疊。這個過程是基於一個野蠻的名字——環柵– 可以透過多種方式拒絕，在三星版本中被稱為多橋通道 FET 或 MBCFET（另一個野蠻的名稱）。
簡而言之，三星的製造技術不僅可以透過 3 nm 製程提高密度，而且與 FinFET 相比，MBCFET 製程還為客製化晶片提供了更大的靈活性。
當 FinFET 提供的設定選擇有限時，MBCFET 製程允許通道寬度線性變化。優點是能夠根據客戶需求生產微晶片：高效能晶片的通路更寬，低功耗晶片的通路更窄。
如果三星和可以使用其服務的公司（高通、Nvidia 等）合作推出 3nm 生產，那麼第一批晶片最多會在 2021 年問世。
目前，三星只提供了其產品設計套件的第一個版本——僅0.1版本！ –與其說它是經過驗證的生產指南，不如說它是最先進的技術和研究成果。
我們必須等待三星在 12 至 18 個月內推出 5nm 生產，才能根據產量來知道這位韓國創始人是否確實能夠滿足宣布的 3nm 時間表。但這項宣布讓三星重新獲得了對台積電的心理領先地位，展示了其專有技術…並在與陷入 10-11 奈米製程的英特爾的競爭中取得了勝利。
來源 ： 安南德科技
